

Formulário de Resposta de Recurso

ALTERAÇÃO DO GABARITO

RECURSOS QUANTO A GABARITOS PRELIMINARES DA PROVA OBJETIVA



Protocolo: 0000000097

IFSC – INSTITUTO FEDERAL DE SANTA CATARINA – EDITAL 01/2026 CARGO DE
PROFESSOR (DOCENTE EBTT) - GERAL

RECURSOS QUANTO A GABARITOS PRELIMINARES DA PROVA OBJETIVA

RESPOSTA A RECURSO

14 - ELETRÔNICA GERAL - TUBARÃO

Nº DA QUESTÃO: 33

Solicito a revisão do gabarito da questão 33, cujo resultado preliminar aponta a alternativa B, para que seja considerada correta a alternativa E (V–F–F–V).

O terceiro item da questão afirma que “A saída Q do flip-flop J-K terá seu valor igual a ‘1’ sob as seguintes condições: a entrada J for igual a 1 (um) e receber o disparo de clock”. Entretanto, essa afirmação deve ser considerada falsa, pois o comportamento de um flip-flop J-K depende conjuntamente das entradas J e K. Quando $J=1$ e $K=0$, após o disparo do clock, a saída Q assume o valor 1. Porém, quando $J=1$ e $K=1$, o flip-flop opera no modo de comutação (toggle), de modo que a saída Q assume o complemento de seu estado anterior. Assim, caso o estado anterior seja $Q=1$, após o disparo do clock a saída passará para $Q=0$. Portanto, a condição $J=1$ associada ao disparo do clock, sem qualquer especificação acerca da entrada K, não é suficiente para garantir que $Q=1$.

Dessa forma, o terceiro item deve ser considerado falso, resultando na sequência V–F–F–V, correspondente à alternativa E, e não à alternativa B indicada no gabarito.

Diante do exposto, solicito a alteração do gabarito da questão 33 para a alternativa E. Subsidiariamente, caso a banca entenda que a redação do terceiro item não permite determinar de forma inequívoca seu valor lógico, solicita-se a anulação da questão.

RESPOSTA DA BANCA: DEFERIDO

ALTERNATIVA DEFERIDA: E

JUSTIFICATIVA: A afirmativa em questão declara que 'a saída Q do flip-flop J-K terá seu valor igual a 1 sob as seguintes condições: a entrada J for igual a 1 e receber o comando de clock'. Esta afirmação é falsa.

O comportamento da saída (Q) em um flip-flop J-K síncrono não depende exclusivamente da entrada (J), mas sim da combinação simultânea das entradas J e K. Caso a entrada (K) também esteja em nível lógico alto ($K = 1$), o circuito entrará em modo de alternância (Toggle). Nesse estado, a saída (Q) assumirá o valor inverso ao seu estado anterior. Portanto, se o flip-flop já estivesse com ($Q = 1$), o pulso de clock forçaria a saída para 0, invalidando a premissa de que a saída obrigatoriamente seria igual a 1.

Banca Elaboradora

Para garantir que ($Q = 1$) (estado de Set), as condições obrigatórias exigem estritamente que ($J = 1$) e ($K = 0$) ao receber o sinal de clock."